1.官方模板演示1.首先，打开“ https://hdlbits.01xz.net/wiki/Main_Page”，打开的界面如下图所示，该界面以英文显示。如果您觉得英语水平不好，可以使用Google Chrome浏览器打开网页并选择在线翻译功能。正确的翻译率仍然很高。 2.单击“ RunaSimulation（lcarusVerilog）”。在模拟下。 3.打开的界面如下图所示，在代码编辑框中提供了一个简单的示例。 4.单击“提交（新窗口）”。下面在新界面中进行仿真。 5.在新打开的界面中，我们可以看到编译后的信息和仿真波形。 2.示例演示尽管我们已经阅读了官方的模板演示，但是要立即模拟和验证我们设计的代码并不是一件容易的事，我们需要对其进行探索。以下是呼吸灯的设计示例的演示。 1.学习过FPGA的朋友知道，如果要仿真FPGA逻辑，则必须有两个文件，一个是RTL代码文件，用于合成硬件电路的一部分；第二个是RTL代码文件。第二个是Testbench文件，用于验证RTL代码功能仿真文件，这两个文件都是必不可少的。 2.根据观察，官方模板的代码编辑部分有两个模块。每个人都知道.v文件中只能有一个模块，也就是说，只能有一个模块，而其中有两个模块，则一定是错的。如果仔细观察，会发现代码编辑区域的上半部分是Testbench，下半部分是RTL代码。组合仿真波形以查看此想法已得到验证。原始的RTL代码和Testbench写在编辑框中。但是，我们在所提供的模板中发现了一些以前几乎从未见过的新语法，例如“ initial`probe_start”。在第4行，“`probe（clk）”通过模板注释和许多实验，在第6行上的“宏”和在第26行上的“ in”通过模板注释和许多实验发现，这是正式定义的“宏”，即通过该“宏”。调用“探针”的功能探针，我们不在乎该“宏”如何被定义，我们只需要调用它即可。 4.将上面编写的Testbench代码和RTL代码放在一个文件中（Testbench在顶部，RTL代码在下面。这两个文件仅在模拟平台时才可以放在一起，并且在放置平台时必须独立放置）将其复制到两个.v文件中），然后将其复制并粘贴到代码编辑框中，然后点击“ Submit（newwindow）”。执行模拟。 5.您也可以将书面的Testbench代码和RTL代码放在相同的.v文件中，然后单击“ Uploadasourcefile ...”。在下面的代码编辑框下，然后选择在扩展界面中添加.v文件。然后，点击“上传并模拟”开始模拟。 6.仿真波形如下图所示，由于界面空间有限，请拖动波形显示框下方的滚动条以查看后面的波形显示。 7.在波形显示框中右键单击鼠标，选择另存为PNG格式或SVG格式，然后保存完整的波形信息。 8.保存为SVG格式后的完整波形如下所示。 9.如果我们在第58行的代码中设置了错误，然后单击以执行仿真，则此时波形将不会显示在仿真窗口中，但是会提示错误内容，修改错误，然后执行模拟。 10.此页面还有其他更有趣的功能，例如组合逻辑代码编写培训，顺序逻辑代码编写培训，单片机嵌入式仿真等。有兴趣的朋友可以自己探索，我不会一一介绍。这里。